## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-158162

(43)Date of publication of application: 17.07.1986

(51)Int.Cl.

H01L 21/88 H01L 21/82

H01L 27/04

(21)Application number : 59-281824

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

28,12,1984


(72)Inventor: YAMADA MASAAKI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To effectively suppress the voltage variation to generate in the power wirings by a method wherein the metal wiring layer on the power source side and the metal wiring layer on the grounding side having the same potential as that of the semiconductor substrate are respectively laminated on the semiconductor substrate as the lower layer and the upper layer and dielectrics are made to interpose between these metal wiring layers and between the metal wiring layer on the side of the lower layer and the

semiconductor substrate. CONSTITUTION: In case a master slice system called gate array is applied to this LSI, supply voltage VDD is impressed on a metal wiring 21, which is wired in the lower layer (first layer) of the power wiring main line part of the LSI, through a pad PD1 when the semiconductor substrate 10 of the LSI is assumed to have an earth potential and a metal wiring 22, which is wired in the upper layer (second layer) of the LSI, is earthed through a pad PD2. Out of metal wirings 23 and 24, which are respectively a power wiring in a gate array part 30, the metal wiring 23 to be selected in a VDD potential are connected with the metal wiring 21, which is the firstlayer wiring in the same manner as the metal wirings 23, in a Tshaped configuration and the metal wirings 24 to be selected in a GND potential are stereophonically connected with the metal wiring 22, which is the second-layer wiring in the same manner as the metal wirings 24, through contact holes.



#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

THIS PAGE BLANK (USPTO)

#### 19 日本国特許庁(JP)

#### ⑩ 特許出願公開

## 母 公 開 特 許 公 報 (A) 昭61 - 158162

動Int Cl.<sup>4</sup>
 識別記号 庁内整理番号 
 は分別 
 日本 
 日本 </li

図発明の名称

半退体集積回路

**到特 頭 昭59-281824** 

**母出** 願 昭59(1984)12月28日

母 明 者 山 田 正 昭 の出 願 人 株 式 会 社 東 芝

川崎市幸区小向東芝町1 株式会社東芝総合研究所内

川崎市幸区堀川町72番地

②出 願 人 株 式 会 社 東 之 ②代 理 人 弁理士 木村 高久

# EEST AVAILABLE COPY

1. 発明の名称

半導体集積回路

2. 特許請求の範囲

(1) 多数の半導体能動衆子を具えた半導体基板上に電源配線として配される第1シェび第2の2つの金属配線層をそれぞれ積層して形成するととして、これら第1シェび第2の金属配線層と半導体基板との間、シェび第1の金属配線層と第2の金属配線層との間に静電容量案子を形成すべくそれぞれ時間体を介在させた半導体集積回路であって、

前記第1かよび第2の金属配設階のうち、前記 半導体基板と同電位となる金属配譲層を上層に、 前記半導体基板と異電位となる金属配線層を下層 にそれぞれ機関した半導体集積回路。

(2) 前記第1 シェび第2 の金属配級層は、東子領域以外の電源配数領域に配される幹級電源配線である特許請求の範囲第(1)項配数の半導体集模图路。

(3) 的配半導体能負素子は、マスタスライス方式にて始級される単位機能素子である特許情求の範囲第20項記載の半導体集積回路。 3.発明の詳細な説明

[発明の技術分野]

での発明は半導体条状回路に関し、特に回集状 回路にかける電波兼記銀構造の改良に関する。

【:発明の技術的背景かよびその問題点】

一般化半導体集積回路は、多数の半導体能動象子と、これら半導体能動象子に始電するための電源値かよび接地側の2種の電源配線とを備えている。

ところで、このような半導体集積回路にかいては、その電源配線に外部から維音が個入するのみでなく、内部にかける急散なスイッテング動作に存ってもその電源配線に推音を生じ、その維音が回路動作に悪影響を与える不都合があった。特に、大容量のダイナミック RAM や高集積化された LSI などにかいては、同時に動作する回路電子が多くなることから、電源配腹に

こうした弟子の動作に伴なりて圧変励も生じ易く、 これによっても回路動作が不安定になる。

#### [発明の目的]

との発明は、雑音その他により電源配線に生じ るほ圧変動を有効に抑制して内部回路泵子に対す る鉛電能力を大幅に向上することのできる半導体 集積回路を提供することを目的とする。 .

#### [発明の概要]

との発明では、半導体基板上に前述した 2 種の 電源配級として配される第1岁よび第2の金属配 藤厝のうちの半導体蓋板と異電位とたる側(いわ ゆる電源側)の金属記録層とこの半導体基板との 許電容量(いわゆる対接地容量)が大きければ大 きいほど上述した電圧変動が吸収され易くなり、 電気的にも安定することに着自して、 これら第 1 および第2の金属配線層のうち、上記電源側の金 風配線層を下層に、半導体差板と同電位とたる接 地側の金属配線層を上層にそれぞれ被磨するよう **化して、とれら各金異配線層の間、および下層側** の金属配線層と半導体蓄板との間に静電容量素子

を形成すべくそれぞれ簡単体を介在させる。とう した配線層構造とすることにより、 電源側金属配 : 融層の上述した対接地容量としては、半導体基板 との直接の静電容量の他に、これと等価的に並列 接続される接地賃金居配線層との計電容景も加わ ることになり、数電源の対策地容量は飛躍的に増 大するとととなる。

また、実用上さらに好ましぐは、電源記録とす る金属配線層の上記技層構造は、前記能動業子が 配される集子領域以外の電源配線領域、すたわち 電源記練幹線部にの今採用して、男子領域にある 各案子への給電は、とれら換層構造をもつ金属配 …… 無層にそれぞれ 電気的に接続された機屑されない 第3セミび第4の金異配線を通じて行なうように する。一般に果子領域では、電源配線以外にも程 復所要の論理根能を達成するための多くの配線が 塊されることから、とのように電源配線幹線部だ けて上記対接地容量の増大を図り、配線が復練と なる業子領域で通常の一層の電源配線に戻すこと は、数半導体集積回路の製造を容易にする上で、

また局部的な配線不能領域の発生を防ぐ上で有効 てある。果子領域にある能動業子がマスタスライ ス方式にて結構される単位機能果子であるような。 場合には、こうした効果も特に顕著である。

#### [発明の効果]

\*とのように、との発明にかかる半導体集積回路 によれば、電源側金馬配線層の対接地容量を確実 に増大することができる。したがって、電源電圧 化前述したような変動が来たそうとしてもこれは 有効に抑制され、回路電子には常に安定した給電 がたされるようにたる。このことは狭ち亡ればい 回路素子への給電能率が向上し、数集積回路自体 の電気的特性が改善されることを意味する。勿論 これによって数集業回路のより一層の動作の高速 化も期待される。 2 2 2 2 2 2

:またとの発明によれば、少なくとも無限配線祭 線部の会馬配線層(通常鉄集積回路の配線のうち 最も練幅の広いことが要求される配線層である) を技績して形成することから、スペースファクメ も向上する。したがってこの発明は5、集積度の向 上にも大きく各与する。

また特に、電源配服の積層構造を上配幹線部の みに採用して、男子領域には通常の単層構造によ る電源配准を通じて給電するようにすれば、放集 鉄回路の製造の容易さ等を図る上で有益となる。

#### 【発明の実施例】

はじぬに、第8回を参照してとの発明の原理を 以明する。

「痛る図にかいて、10は接地電位にあるとする 半導体蓋板、2.1は電源配根のうちこの半導体蓋 板10と電位差Vをもって具電位にある金属配線 (電源倒金異配線)、そして22は同じく電源配 線のうちこの半導体蓄板10と同葉位の接地電位 にある金属記録(接地個金属記憶)であり、との 発明では、同篇8回に示すように、半導体基板 10上にこれと異ななれるる金属配線21を第1 暦配益として、また半導体基板Ⅰ0と同電位にあ る金属配線22を第2層配線として、それぞれ同 図化示す時間答量で1かよびC2をもたせて秩度 して形成する。これにより、従来は、すなわちな 原配線を準備構造とする方式では、電頭側会属配線21と半導体蒸板10との間の静電容量C1の みが尾頭の対接地容量として有効であったのが、 同対接地容量として、放静電容量C1に等価的に 並列に接続される同金属配線21と接地側金属配線22との間の静電容量C2も追加されるように カり、この場合の対接地容量は必然的に増大する。

あり、こりした対接地容量の増大によって電源電 圧の変動は有効に抑制されることとなる。

第1 図に、とりした原理に共づいて構成したとの発明にかかる半導体集積回路の一実施例を示す。 との実施例は、いわゆるゲートアレイと呼ばれるマスタスライス方式の L81 にこの発明を適用したものである。

ナなわちこの LSI は、半導体搭板 1 0 上代、格子状に配列された多くの単位根能果子 8 しからなるケートアレイ部 3 0 と、演算回路中メモリ回路 7 からなる付属回路 4 0 シェび 5 0 とを基本的に 具えて構成され、上配単位根能素子 8 し上または

単位银地共子 B L 間の配線領域にかける配線ペターンの子が同 LSI の品種に応じて設計製造される
ようになっている。

さてとの実施例では、とうした LSI に対して、 同第1 図に示すように、上記ゲート アレイ BS 0 ・ シよび付属回路 4 0 ・5 0 に共通に給電するいわ ゆる電源配線幹線部に上配原理に基づく電源配線 の機構進を採用し、ゲートアレイ部 3 0 内にシ

ける各単位根能素子 6 L への絵電は、通常の単層・構造にある金属配顧 2 3 かよび 2 4 を通じて行なりようにしいる。ナなわち、との L8I の 半導体 基板 1 0 が接地電位にあるとすれば、上記電風配線 2 1 にはペッドPD 1 を通じて電源では、 CPD )が印加されるようになり、 この上層( 第 2 層)に 配線される金属配線 2 2 はペッドPD 2 を通じて かけれるようになる上層( GND )で、 アンレイ部 3 0 内の電源配線である上記金属配線 2 3 は同じ (第 1 層配線である上記金属配線2 1

## **EEST AVAILABLE COPY**

と「子状に捻線され、GND 電位に選択される金銭 配線 2 4 は第 2 層配線である上記金銭配線 2 2 と・ コンタクトホールを通じて立体路線される。

こうした構造について、第2回~第4回を参照 してさらに詳述する。

第2図は、第1図にかける円CC部分を拡大して示すとともに、上記単位機能素子BLの構造の一例を示している。

ナなわちこの単位機能案子 3 Lは、 a 形態板であるとする半導体差板 1 0 にかいて P クエル 3 1 と、 a + 拡散層 3 2 a , 3 2 b , 3 2 e と、 ポリンリコン等からなるゲート 医医 3 4 a , 3 4 b とによって構成される 2 つの a テャンネル ( a e b ) トランツスタ、 かよび同差板 1 0 にかいて、 P + 拡 が 版層 3 3 a , 3 3 b , 3 3 e と、 ゲート 電極 34a。 3 4 e とによって構成される 2 つの P チャンネル ( P c h ) トランツスタの計 4 つのトランツスタを 有してかり、 等価的には第 3 図に示すよう 左回路 構成となっている。

とうした単位接能素子8Lの構成を前提として、

との実施例の要部である第2図の A - A'線部、 B - B'線部、⇒上び C - C'線部に⇒ける各断面構造 を第4図に示す。

まず第4回(A)は、第2回のA - A'譲留にかける 断面構造を示すものであり、この部分、すなわち 電源配級幹機部では、同図に示すよりに、GND電 位にある半導体落板10上に、例えば 理化シリコ ン(8102)からなる時電体層 6 1 と、VDD電位と なる第2層目の時電体 6 2 と、GND電位となる。 なる第2層目の時電体 6 2 と、GND電位となる。 なる第2層目の時電体 6 2 と、GND電位となる。 なな、これら会異配線層 2 1 かよび 2 2 としては。 例えばアルミニクム (A4)が用いられる。上記時 電体層 6 1 かよび 6 2 のこれら金属配線層 2 1 か よび 2 2 と接する部分にかいて、先の原理で設明 した時電容量 C 1 かよび C 2 (第8回参照)がそれ形成される。

次に無く図的は、第2図のB-B線部にかける 断面構造を示すくのであり、この部分、すなわち GND 気位となる全具配線同士が結合される部分で は、同図に示すよりに、予め第1層配線として配 組され、かつ特電体展61に設けられたコンタク トホールCHIを介して前配単位機能業子SLの アナャンネルトランシスタの1つに電気的に結合 された金属配線層24と、第2層配線として配線 された上記金属配線22とが跨電体層62に設け られたコンタクトホール C H 2 を介して立体結合 された形となっている。電源配益幹値部(何悶左 雄部分)に少ける構造は、第4回以に示したもの と基本的に同等である。またこの部分においては、 同じ第1層配線であっても、果子領域に少ける金 異記線層24と上記幹線部における金属配線層 21とは電気的に悪暴されている。たか同第4回 因にかいて、63は前述したトランジスタのゲー ト島厳謀を示している。 他の部分は第2回の同一 香号部分とそれぞれ対応する。次の第4回間にか いても間様である。

そして第4図はは、第2図のC - C'線部にかける新面構造を示するのであり、との部分、すなわち VDD ほ位となる全異配線同士が結合される部分

では、同窓に示すように、ま子領域にあって訪せ、体間 6 1 に設けられたコンタクトホール C H 3 を介して前記単位機能ま子 8 しの a ティンネルトランジスタの1 つに電気的に結合される 金属配機層 2 3 と、上記電源配線が厳密を構成する金属配線 層 2 1 とが共に第 1 周配線として一体に形成され、この金属配線層 2 1 の上部に同じて電源配線を構成する金属配線層 2 2 が第 2 層配線として 弱電体層 6 2 を介して積層された形となっている。

とのように、電源配搬の配無構造を前述した原理に基づく機関構造とすることにより、 数電源の対接地容量は飛躍的に増大することとなり、上配トランソスタ等に対して安定かつ高能率を給電を行なうことができるようになる。

またとの実施例のように、電源配線幹級部のみを上記対接地容量の増大を図るべく復居構造とし、ま子領域にある各景子への給電はこれら表層構造をもつ金属配線層21かよび22にそれぞれ電気的に接続された単周構造の第3かよび第4の金属配線層23かよび24を通じて行なうようにすれ

は、同業子領域にある各衆子間の民族も容易となる。特にとりしたマスタスライス方式の LSI にかいては、局部的な配線不能領域の発生を訪ぐ上でも有益である。

なシ、この実施例では、秩厝構造とする電源配 銀件級部の第1層記載すなわち金異記録層21を 第4回に示したように平坦に着膜された誘電体層 6 1 の上に乗敗するようにしたが、他に例えば、 第4図Wに対応する部分、すなわち先の第2図で いうA-A′ 農部にかける新面部分に対応する断。 面図として別に第5回に示すように、上記録電体。 房 6 1 の上配金属配線層 2 1 が敷設される部分に これと沿りよう子的作品を形成しておき、この形 成した課題の上から上記金銭配銀層21を滑層す るようにしてもよい。とのように、訪電休用61 の金銭配額層21が敷設される部分の層厚を積極 的に薄くすれば、とれに追交して同会属配級層 2.1の対接地容量が増大する。 すなわち前述した との発明の効果としてより大きな効果が期待でき る。とうした例での第4図周シよび個化対応する 部分の図示は割更したが、いずれも同電原配服料 値部にかける構造はとの第5回に単ずるとする。 ただし、上記課当の形成規様は位に第6回に示す ような無機としてもよい。

ところで、前送したこの発明の原理は、次のことをも常味する。

同原理を CMOS の回路化連用した例として第7日 を参照して説明する。。

ずなわち CMOS K→いては、 m 形 若板 1 1 が VDD 電位により、 P クエル 1 2 が VBS 電位にあることが から、 m 形 蓄板 1 1 上に電源配線を形成する場合には、 第 7 図右側に示すように、 致 若板 1 1 と具電位の VBS 電位にある金属配線 層 7 1 を第 2 層配線としてその上層に形成し、 P クエル 1 2 上に電源配線を形成する場合には、 逆に第 7 図左側に示すように、 数 P クエル 1 2 と 異電位の VDD 電位にある金属配線 層 7 2 を第 1 層配線として下滑に形成して、 VSS 電位におる金属配線 B 7 1 を第 2 層配線としてその上層に形成す

配休用で 8 1 … 単位投能源子。


るようにする。 このように、たとえ 2 つの金属配験 層の積滑関係が逆転してもそのベースとなる半導体 選板 ( P ウエルも特定の性質をもった 選体であるから、この場合上記 P ウエル 1 2 も独立した 半導体 選板とみなす)の電位に応じて 復価的に同原理を全うするようにすれば、前述と同様の効果

代理人弁理士 木 村 高 久 中


を得るととができる。 4.図面の博士で使用

第1回はこの発明化かかる半導体集積回路の一 実施例を示す平面略図、第2回は第1回に示した 実施例の部分拡大平面図、第3回は第2回に示し た単位後能素子の電気的構成を示す等価回路図、 第4回は第2回の人・A/線部、B・B/線梯かよび C・C/機部にかける同実施例の断面構造を模式的 に示す断面図、第5回かよび第6回かよび はそれぞれこの発明にかかる半導体集積回路の他 の実施例にかける部分断面構造を模式的に示す断 面図、第2回はこの発明の原理を示す略図である 10、11・半導体基板、21、22、23、


第1図




EIST AVAILABLE COPY




第3図







### 第5図




### 第6図



## 第 7 図



## 第8図



## **EEST AVAILABLE COPY**

THIS PAGE BLANK (USPTO)